新技术前瞻专题系列（七）：先进封装行业：CoWoS五问五答

DONGXING SECURITIES公司研究东兴证券股份有限公司证券研究报告先进封装行业：CoWoS五问五答——新技术前瞻专题系列（七）分析师刘航执业证书编号：S1480522060001研究助理李科融执业证书编号：S1480124050020东兴电子团队2025年1月8日摘要语言学习平台Q1:CoWoS是什么？CoWoS 严格来说属于 2.5D 先进封装技术，由 CoW 和 oS 组合而来：先将芯片通过 Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把 CoW 芯片与基板（Substrate）连接，整合成 CoWoS。核心是将不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。CoWoS自2011年经台积电开发后，经历5次技术迭代；台积电将CoWoS封装技术分为三种类型——CoWoS-S、CoWoS-R、 CoWoS-L,不同类型在技术特点和应用有所区别。Q2：CoWoS的优势与挑战？ CoWoS的目前具有：高度集成、高速和高可靠性、高性价比等优势。 但与此同时CoWoS面临：制造复杂性、集成和良率挑战、电气挑战、散热的挑战。Q3：产业市场现状？后摩尔时代，先进制程工艺演进逼近物理极限，先进封装（AP）成了延续芯片新能持续提升的道路之一。2025年中国先进封装市场规模将超过1100亿元，年复合增长率达26.5%。CoWoS先进封装技术主要应用于AI算力芯片及HBM领域。英伟达是CoWoS主要需求大厂，在台积电的CoWoS产能中，英伟达占整体供应量比重超过50%。目前，HBM需要CoWoS等2.5D先进封装技术来实现，HBM的产能将受制于CoWoS产能，同时HBM需求激增进一步加剧了CoWoS封装的供不应求情况。Q4：中国大陆主要有哪些企业参与？ 目前国内长电科技、通富微电、华天科技等企业参与。长电科技拥有高集成度的晶圆级 WLP、2.5D/3D、系统级（SiP）封装技术和高性能的 Flip Chip 和引线互联封装技术；通富微电超大尺寸2D+封装技术及3维堆叠封装技术均获得验证通过；华天科技已掌握了SiP、FC、TSV、Bumping、Fan-Out、WLP、3D等集成电路先进封装技术，持续推进FOPLP封装工艺开发和2.5D工艺验证。Q5: CoWoS技术发展趋势？CoWoS-L有望成为下一阶段的主要封装类型。CoWoS-L结合了CoWoS-S和InFO技术的优点，使用中介层与LSI芯片进行芯片间互连，并使用RDL层进行功率和信号传输，从而提供最灵活的集成 。在电气性能方面，CoWoS平台引入第一代深沟槽电容器（eDTC）是用于提升电气性能，通过连接所有LSI芯片的电容，CoWoS-L搭载多个LSI芯片，可以显著增加RI上的总eDTC电容。投资建议：随着大算力时代的蓬勃兴起，先进封装是提升芯片性能的关键技术路径，AI加速发展驱动先进封装CoWoS需求旺盛，先进封装各产业链将持续受益；受益标的：长电科技、通富微电、华天科技、艾森股份、天承科技、华大九天、广立微、概伦电子。风险提示：下游需求放缓、技术导入不及预期、客户导入不及预期、贸易摩擦加剧。Q1CoWoS是什么？1. CoWoS是一种先进封装技术CoWoS是一种先进的封装技术，能够将多个芯片堆叠在一起，然后封装在一个基板上，形成一个紧凑且高效的单元。在芯片制造领域，前道、中道和后道指的是半导体生产过程中的三个主要阶段，具体如下：前道（Front-End Manufacturing ）：前道工艺主要涉及晶圆制造，这是在空白的硅片上完成电路加工的过程，包括光刻、刻蚀、薄膜生长、离子注入、清洗、CMP（化学机械抛光）和量测等工艺步骤。这个阶段的目标是在硅片上形成晶体管和其他有源器件，以及多层互连结构。中道（Middle-End Manufacturing）： 中道是介于晶圆制造和封装测试之间的一个环节，有时也被称作 “Bumping”。它通常指的是在晶圆上形成的凸点（Bumps），这些凸点用于后续的封装过程，使得芯片能够与外部电路连接。中道制造随着高密度芯片需求的增长而变得越来越重要，尤其是在倒装芯片（Flip-Chip）技术中。后道（Back-End Manufacturing）： 后道工艺主要涉及封装和测试。包括减薄、划片、装片、引线键合、模塑、电镀、切筋 / 成型和终测等步骤。这个阶段的目标是将圆形的硅片切割成单独的芯片颗粒，完成外壳封装，并进行电气测试以确保性能符合标准。资料来源： CSDN，东兴证券研究所图1：半导体生产过程1. CoWoS由CoW芯片与基板oS连接整合而成目前集成电路前道制程工艺发展受限，但随着大模型和 AIGC 等新兴应用场景的快速发展，科技产业对于芯片性能的要求日益提高，越来越多集成电路企业转向后道先进封装工艺寻求先进技术方案，以确保产品性能的持续提升。2.5D 封装、3D 封装等均被认为属于先进封装范畴。2.5D 封装： 这种封装方式是将芯片堆叠在中介层之上，通过微小的金属线连接不同的芯片，实现电子信号的整合。3D 封装： 更进一步，3D 封装技术允许芯片垂直堆叠，这为高性能逻辑芯片和 SoC（System on Chip）的制造提供了可能。CoWoS 严格来说属于 2.5D 先进封装技术，由 CoW 和 oS 组合而来：先将芯片通过 Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把 CoW 芯片与基板（Substrate）连接，整合成 CoWoS。核心是将不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。图2：CoWoS结构由CoW和基板oS连接整合而成资料来源：钟毅等《芯片三维互连技术及异质集成研究进展》 ，东兴证券研究所1. CoWoS发展历程2011年台积电开发出的第一代CoWoS-S硅中介层最大面积为775mm²，已经接近掩膜版的曝光尺寸极限（858mm²），对此，台积电研发出光罩拼接技术突破了该瓶颈，光罩拼接即两个光罩组合，产生重合部分的RDL互联需做到一致。突破光罩限制后，2014年台积电第二代CoWoS-S产品的硅中介层面积达到1150mm²，第三代、第四代、第五代、第六代硅中介层面积分别为1245mm²、1660mm²、2500mm²、3320mm²，对应的集成芯片数量分别为1个soc+4个HBM（内存16GB）、1个soc+6个HBM（内存48GB）、2个soc+8个HBM（内存128GB）、2个soc+12个HBM。硅转接板面积不断增加，便于集成更多元器件，从第三代开始，CoWoS由同质集成转变为异质集成。第五代芯片不仅对逻辑与内存进行了改进，还针对硅中介层的RDL、TSV进行改进，在硅中介层加入了eDTC（嵌入式深沟槽电容器）以进一步稳定电源系统。资料来源： 网易，东兴证券研究所图3: CoWoS发展历程1. CoWoS的种类按中介层的不同可分为三种CoWoS-S (Silicon Interposer): 使用硅中介层作为主要的连接媒介。这种结构通常具有高密度的I/O互连，适合高性能计算和大规模集成电路的需求。硅中介层的优势在于其精密的制造工艺和优越的电性能。应用：主要用于需要极高性能和高密度互连的应用，如高性能计算（HPC）、人工智能（AI）加速器