半导体行业：集成电路设计年会，EDA和RISC~V的发展机会

请仔细阅读在本报告尾部的重要法律声明 证券研究报告 2019 年 11 月 29 日 半导体 集成电路设计年会：EDA 和 RISC-V 的发展机会 行业动态 行业近况 我们于 11/21-22 日在南京参加了中国集成电路设计业 2019 年会（ICCAD 2019）。服务于集成电路设计的 EDA、IP、晶圆代工、封测等产业链环节的国内外主要厂商，在会上作报告并展览。我们看到，5G/AI/汽车电子的机会，以及半导体国产自主可控仍然是最为热门的话题。 评论 EDA：巨头探索革新设计方法学，国产自主可控仍然任重而道远。5nm 及以下工艺为集成电路设计带来了全新的挑战。我们看到，Synopsys、Cadence、Mentor等 EDA 巨头正在尝试用全新的设计方法学解决这些问题。Synopsys 提出前后端设计融合，乃至软硬件开发的融合；Cadence 认为，推动摩尔定律未来继续发展的将是系统和工艺的协同优化；Mentor 则强调高层次综合对 IC 设计的提效降本作用。目前，Synopsys、Cadence、Mentor、Ansys 四家美国公司占据了全球 EDA 行业 90%的市场份额，我们认为 EDA 是我国半导体行业实现自主可控的关键瓶颈。我们认为，国产 EDA 发展的难点包括：1）EDA 工具链条长，虽然目前华大九天、概伦电子在部分点工具上有所突破，但完整可用的全流程工具链还需要长期的技术积累；2）EDA 厂商需要和晶圆代工厂密切配合，而我国目前先进制程代工也较为落后；3）我国的知识产权保护需要进一步加强。 IP：开源指令集架构 RISC-V 开始加速落地。RSIC-V 是一种基于精简指令集（RISC）的开源指令集架构，最早源于由加州大学伯克利分校于 2010 年发起的研究项目。2018 年 4 月，中兴通讯被美国商务部制裁事件后，RISC-V 由于其开源的特性受到了国内 IC 设计行业的高度关注。与智能手机、PC 等应用场景相比，IoT 应用场景繁多，对处理器的需求较为碎片化，同时对低功耗有着较高要求。我们认为，RISC-V 提供的精简和灵活的特性，十分契合 IoT 领域的处理器需求，这使得其能够从 IoT 领域最先切入，不断扩大市场份额。我们看到，随着 RISC-V 基金会正快速壮大，RISC-V 的配套软件工具等生态体系不断完善，RISC-V 已经开始加速落地。西部数据和 SiFive 合作，每年出货 20 亿颗基于 RISC-V 的芯片；比特大陆、嘉楠推出了基于 RISC-V 的 AI 芯片等。 晶圆代工：特色工艺发展成为焦点。我们认为，5G、AI、汽车电子的发展，是半导体行业发展的重要机遇。除了推动逻辑器件需求的增长外，更重要的是其将带动 RF、功率、MEMS、2.5D/3D 堆叠封装等特色工艺需求的大幅增长。我们注意到，本次参会的台积电、格芯、联电、华力等晶圆代工厂都将重点聚焦特色工艺。台积电认为，摩尔定律的推进并没有变慢，台积电依旧按原来的步伐向前走，目前正在研发 3nm 工艺。同时，台积电着重强调了其包括逻辑工艺、特色工艺、以及 3D 集成技术在内的全方位工艺制造能力。 估值与建议 我们维持覆盖公司的盈利预测及目标价不变。 风险 中美贸易摩擦加剧；进口替代不及预期。 黄乐平 分析员 SAC 执证编号：S0080518070001 SFC CE Ref：AUZ066 leping.huang@cicc.com.cn 丁宁 分析员 SAC 执证编号：S0080519060002 SFC CE Ref：BNN540 ning.ding@cicc.com.cn 韦昕 联系人 SAC 执证编号：S0080119110024 xin.wei@cicc.com.cn 目标 P/E (x) 股票名称 评级 价格 2019E 2020E 卓胜微-A 跑赢行业 450.00 90.0 58.7 汇顶科技-A 跑赢行业 240.00 40.1 35.0 中颖电子-A 跑赢行业 32.00 33.1 28.6 华虹半导体-H 跑赢行业 20.00 13.2 13.4 中芯国际-H 跑赢行业 13.00 37.7 55.9 中金一级行业 科技 相关研究报告 • 中芯国际-H | 看好成熟工艺产能利用率改善 (2019.11.19) • 华虹半导体-H | 3Q19 收入符合预期；关注无锡 12 寸厂产能爬坡 (2019.11.19) • 三安光电-A | 定增 70 亿元切入高端 LED 背光/显示行业 (2019.11.12) • ASM PACIFIC-H | 3Q19 业绩回顾：收入确认延迟拖累三季度业绩 (2019.11.05) • TCL 集团-A | 3Q19 净利润低于预期，OLED 客户切入及出货量仍需观察 (2019.11.04) • 京东方 A-A | 3Q19 收入符合预期，OLED 面板 2020 年有望切入主流智能手机客户 (2019.11.01) 资料来源：万得资讯、彭博资讯、中金公司研究部 811001191381571762018-112019-022019-052019-082019-11相对值 (%) 沪深300 中金半导体 中金公司研究部：2019 年 11 月 29 日 请仔细阅读在本报告尾部的重要法律声明 2 EDA：巨头探索革新设计方法学，国产自主可控仍然任重而道远 EDA 巨头探索革新设计方法学。5nm 及以下工艺为集成电路设计带来了全新的挑战，包括指数级增长的设计规则、更加困难的高密度互联线设计、CNOD 漏电效应等。与此同时，AI、5G、汽车电子的发展，为集成电路带来广阔市场的同时，也带来了新的挑战。我们看到，Synopsys、Cadence、Mentor 等 EDA 巨头正在尝试用全新的设计方法学解决这些问题。 ► Synopsys 提出前后端设计融合，乃至软硬件开发的融合。Synopsys 针对目前大量的EDA 工具和算法互不相通的局面，推出了前后端的统一优化的 Fusion Compiler。Fusion Compiler 实现了从 RTL 到 GDSII，使用统一、可扩展的数据模型，逻辑综合和布局布线进行算法共享，进一步改进了 PPA、减少了 TTR。此外，Synopsys 还在尝试AI芯片硬件设计和软件算法开发的融合。德赛西威采用 Synopsys的融合方法学（VDK），在芯片交付前即开始软件开发和测试，成功提前 12 个月完成了智能驾驶舱的设计。 图表 1: 集成电路工艺与设计方法学演进 图表 2: 大量的 EDA 工具和算法之间互不相通 资料来源：Synopsys，ICCAD 2019，中金公司研究部 资料来源：Synopsys，ICCAD 2019，中金公司研究部 图表 3: Synopsys 前后端统一优化的 Fusion Compiler 图表 4: Synopsys Fusion Compiler 的布局效果 资料来源：Synopsys，ICCAD 2019，中金公司研究部 资料来源：Synopsys，ICCAD 2019，中