玻璃基板行业专题研究：AI封装升级驱动，TGV产业链迎黄金发展期

玻 璃 基 板 ： A I 封 装 升 级 驱 动 ， T G V 产 业 链 迎 黄金 发 展 期证券研究究打造极致专业与效率分析师 张一鸣分析师 何鲁丽执业证书编号：S0680522070009执业证书编号：S0680523070003邮箱：zhangyiming@gszq.com邮箱：heluli3652@gszq.com年 月 日2026 09 032◆ 后摩尔时代，晶体管早已触及物理极限，CoWoS封装方面面临着产能不足、成本高、发热翘曲等问题。随着AI芯片性能持续提升，英伟达核心GPU由H100的4nm演进至VR200的3nm，晶体管数量、显存带宽和功耗不断提升，单纯依靠制程微缩已难以持续支撑性能增长，先进封装与Chiplet成为突破瓶颈的重要方向。当前2.5D、3D等先进封装路线并行发展，其中CoWoS已成为高端AI芯片的重要封装方案，但仍存在产能不足、光罩尺寸受限、大尺寸硅中介层成本及良率压力较高、ABF载板热膨胀系数失配导致翘曲等问题。◆ 玻璃基板多重性能领先，为先进封装产业重要发展方向。 相较有机基板、硅基中介层和陶瓷基板，玻璃基板具备低且可调的热膨胀系数、较优介电性能、高平整度以及大尺寸制造能力，可支持约2/2μm精细线路和约25μm Core Via，有望改善大尺寸封装中的翘曲、信号损耗及面积利用率问题。目前玻璃基板已形成CoPoS、Intel Glass-Core、CPO和玻璃桥等多种应用方式。据PMarketResearch ，全球玻璃基板市场规模由2020年的71.2亿美元增长至2024年的90.3亿美元，预计2032年达到168.1亿美元。与此同时，CPO等新兴应用亦有望拓展潜在应用空间。◆ TGV打孔和孔内金属化是玻璃基板制造的两大核心技术难点。 玻璃基板制造流程主要包括玻璃切割与清洗、TGV打孔、湿法刻蚀、光学检测、PVD种子层沉积、铜电镀、ABF压合增层等，其中TGV形成直接影响后续种子层沉积、金属化、填充和可靠性。目前TGV打孔主流方案为激光诱导改性+湿法化学蚀刻（LIDE），对应飞秒激光加工和湿法刻蚀设备；孔内金属化涉及种子层沉积和铜电镀，后续还需CMP实现表面平坦化。设备端，国内帝尔激光、汇成真空、盛美上海、华海清科等厂商已在相关设备领域形成布局。◆ 投资建议：建议分三条主线关注：1）TGV精密加工，关注玻璃通孔加工及相关玻璃基板制造环节；2）核心设备卖铲人，重点关注TGV激光打孔、PVD种子层沉积、铜电镀、CMP等关键工艺设备；3）上游原片环节，关注具备玻璃原片研发、制造能力，并有望向半导体玻璃基板领域延伸的厂商。相关标的建议关注：京东方、TCL科技、深天马、沃格光电；帝尔激光、大族激光、华工科技、英诺激光、德龙激光、海目星、华海清科、汇成真空、盛美上海、东威科技、北方华创；天承科技、彩虹股份、凯盛科技等。◆ 风险提示：研发不及预期风险，技术路线不确定性风险，第三方数据及信息准确性风险，宏观经济环境风险，贸易限制风险，行业竞争格局风险。摘要3目录AI芯片需求持续井喷，2.5D封装方案面临瓶颈多重性能领跑，玻璃基板为封装产业核心方向玻璃基板的技术难点：激光打孔和孔内金属化投资建议与风险提示12344AI芯片需求持续井喷，2.5D封装方案面临瓶颈015◆ 传统封装是将单颗芯片用塑料壳保护起来、再通过引脚连接电路板的简单外壳结构。 以DIP为代表的传统封装将芯片密封于黑色塑料壳体内，两侧金属引脚直接插入PCB焊接，结构简单、成本低，是1970–1980年代集成电路的主流封装形态。其结构由内到外分为三层：最内层将单颗裸芯片固定在金属托盘上，中间层通过细金属键合线将芯片与外部引脚连通，最外层注入环氧塑料封装成型形成黑色外壳。这一结构的本质是“一颗芯片、一个壳、两排引脚”。◆ 过去50年芯片性能的提升严格遵守摩尔定律。摩尔定律指的是：芯片上可容纳的晶体管数量大约每12个月会增加一倍，性能会在18个月内翻倍。它精准描述了此后半个世纪半导体行业的发展节奏，芯片性能以指数级持续跃升。资料来源：ic先生、semiwiki，国盛证券研究所图：DIP封装的外观及内部结构图图：Intel芯片发展历程AI芯片性能飞速提升，传统封装/摩尔定律早已无法满足需求6◆ 最新的英伟达VR200芯片制程已到3nm，晶体管早已触及物理极限。后摩尔半导体行业不再单纯依靠“缩小晶体管尺寸”来提升芯片性能的时期近年来，英伟达核心GPU芯片晶体管数量上持续增进，制程从H100的4nm发展到VR系列的3nm，晶体管早已触及物理极限，再往下做，会带来散热和漏电等严重问题。◆ 为了突破行业瓶颈，行业提出三大方向：先进封装与芯粒技术 (Chiplet)；新材料与新结构；架构的创新等。表：NVIDIA核心GPU性能参数资料来源：英伟达官网，Hansenfluid官网，芯智讯，腾讯网，IT之家，热设计网，semianalysis，CubCloud AI，techinsights，Reuters，国盛证券研究所H100SXM版H200SXM版B200GB200版B300NVL版VR200NVL版架构HopperHopperBlackwellBlackwellRubin显存带宽（TB/s）3.354.88820显存大小（GB）80141192279288FP4稠密算力（PFLOPS）--101550FP8稠密算力（PFLOPS）44---GPU TDP（W）最高700最高7001200最高14001800-2300封装方式单Die CoWoS-S单Die CoWoS-S双Die CoWoS-L双Die CoWoS-L2个计算Die和2个专用的 I/O Die CoWoS-L晶体管数800亿800亿2080 亿2080 亿3360 亿制程/fab厂4nm/TSMC4nm/TSMC4NP/TSMC4NP/TSMC3NP/TSMC载板ABFABFABFABFABF后摩尔时代，芯片制程已到3nm，晶体管早已触及物理极限7先进封装有横向拓展(2.5D)、纵向堆叠(3D)和3.5D几种思路◆ CoWoS（2.5D的一种）特别适合处理器与内存之间需要大带宽互连的场景。多颗芯片整合于硅中间层上，透过TSV与RDL实现高速互连，中间层下方通过有机载板和PCB连接实现电气互联。芯片间距离近、信号传输快、散热也相对容易管控。◆ 3D封装的核心是将多颗芯片垂直叠放，进一步压缩占用面积、提升集成密度。靠底部的芯片与顶部的芯片通过垂直的 TSV 直接连通，数据传输极快，整体体积非常小，数据传输速度极快，但制造难度高，热量集中。3D堆叠已在HBM产品中实现规模化商用，而将HBM直接堆叠于GPU上的3D集成仍面临较大的散热挑战。◆ 3.5D封装结合了2.5D封装的平面扩展与3D封装的垂直堆叠优势，常用于人工智能（AI）和高性能计算（HPC）芯片。资料来源：AmiNext，芯语，guiahardware，国盛证券研究所图：2.5D（CoWoS）封装结构示意图图：3.5D封装结构示意图图：3D封装结构示意图8CoWoS封装技术核心在于硅中阶层，但其并非先进封装终点◆ CoWoS 封装技术是台积电开发的2.5D先进封装技术