玻璃基板行业深度报告：后摩尔时代的底层技术跃迁

证 券 研 究 报 告后摩尔时代的底层技术跃迁玻璃基板深度报告证券分析师任杰 A0230522070003宋涛 A0230516070001傅浩玮 A0230522010001郝子禹 A02305240600032026.06.30www.swsresearch.com证券研究报告2投资要点：芯光共升级，把握核心趋势◼芯光共升级催生玻璃基板产业革命。 1）AI芯片：HBM堆叠功耗高；CoWoS（硅中介层）翘曲/散热等限制，3/2nm先进制程堆叠成本高、良率承压；2）光模块：1.6T升3.2T，FR4基板高频损耗大，热膨胀与高速不匹配；3）先进封测：硅中介层+TSV大尺寸限制、翘曲、材料利用率低、成本高。◼4大应用场景价值量突出。玻璃基板低高频损耗、面板低成本、超大尺寸、热稳定优势突出。1）玻璃中介层：2.5D/3D封装，对标硅中介层CoWoS；2）玻璃芯基板：高端FCBGA，对标ABF有机载板；3）临时载板，作为GPU/ASIC与多颗HBM共封装的互连底座；4）光电共封装，集成光波导实现光电融合。◼近期海内外巨头纷纷布局、催化不断。1）台积电CoPoS在6月联合iBiden+群创验证；2）英特尔自研玻璃芯基板，康宁高端无碱玻璃原片；台积电CoPoS玻璃封装平台2028下半年量产，英伟达Feynman架构GPU为首波落地产品。3）5月京东方与康宁备忘录；京东方投约10亿 TGV试验线+玻璃基载板。4）康宁玻璃桥技术路线发布。◼产业化初期，成长空间广阔。产业化节奏；2026中试、小批量验证；2027预计大幅资本开支：2028国内外链主方案确认开始量产；2030-2032渗透率大幅提升。玻璃基板产业升级需要五年以上维度，具有长期成长潜力和广阔的发展空间。◼价值量分布：原片与深加工均空间广阔。原片→穿孔→镀铜→RDL→封装封测。预计产业链价值分布由各环节壁垒决定，产业链卡位关键阶段的竞争力在于原有技术迁移。当前处于不断调试方案阶段，先发与后发企业你追我赶。建议关注原片企业力诺药包，旗滨集团、彩虹股份，戈碧迦，深加工企业长信科技，沃格光电，凯盛科技等；材料企业天承科技，艾森股份，江化微，雅克科技等；机械设备帝尔激光，英诺激光等。◼风险提示：技术路线变革导致资本开支失效，技术良率与成本曲线改善不及预期，上游原片与关键设备的进口与专利约束，产业化节奏与需求兑现的不确定性，集中扩产下的价格竞争。www.swsresearch.com证券研究报告3先进封装升级带动基板产业革命◼封装技术经历体系化演进：1D封装主要由通孔插装/引线键合，以DIP、TO等为代表；2D封装则主要为表面贴装/面积阵列 ，SOP、QFP等表贴以及BGA/CSP/FC等阵列互连；2.5D封装则是并排异构集成，在中介层上实现多芯片高密度互联，依赖RDL/TSV等；3D封装主要为垂直堆叠集成，通过硅穿孔等实现芯片间三维互联。其中2000年后由WLP、SiP到2.5D/3D的“从二维到三维”成为先进封装主线，满足小型化、多I/O与高集成的性能诉求。◼芯光共升级催生玻璃基板产业革命。 1）AI芯片：HBM堆叠功耗高；CoWoS（硅中介层）翘曲/散热等限制，3/2nm先进制程堆叠成本高、良率承压；2）光模块：1.6T升3.2T，FR4基板高频损耗大，热膨胀与高速不匹配；3）先进封测：硅中介层+TSV大尺寸限制、翘曲、材料利用率低、成本高。资料来源：IDTechEx（英文科技咨询公司），申万宏源研究图.先进封装发展历史维度 1D2D2.1D - 2.5D3D集成层级板级封装（PCB + 封装器件）封装级平面多芯片（MCM / PoP / Fan-Out Wafer/Panel）引入中介层（RDL / Si Interposer）垂直 Die 堆叠（TSV / Hybrid Bonding）核心技术主要依赖传统的PCB 板，芯片先封装成 BGA 等形式，再通过引脚或焊球焊接在主板上，是最基础的离散式集成。开始在同一块封装基板上集成多个芯片（MCM），或者通过 PoP 实现上下堆叠，提升了封装密度，但仍受限于平面空间。引入了中介层（Interposer）技术。裸片不再直接连基板，而是先连到带有精密走线的中介层上，再由中介层连到底层基板。其中硅中介层（Si interposer）能实现极高的互联密度，是高性能计算（如 AI 芯片）的核心技术。直接在垂直方向上堆叠裸片（如处理器叠内存），通过微凸点直接连接，互联距离最短，带宽最高，代表了封装技术的终极方向。典型形态• BGA (球栅阵列)• Lead (引线)• PCB board (印刷电路板)• MCM (Multi-chip Module, 多芯片模块)• PoP (Package on package, 堆叠封装)• Organic Interposer (有机中介层)• Si Interposer (硅中介层)• RDL (Redistribution Layer, 重布线层)• Die 1 & Die 2 垂直堆叠• Micro bumps (微凸点) 互连关键结构[BGA] → [Lead] → [PCB board][BGA] → [Module Substrate][PoP: Lead → Substrate → Solder balls][Die] ↔ [Micro bumps] ↔ [Organic/Si Interposer] → [Substrate][Die 1] ↔ [Micro bumps] ↔ [Die 2] → [Substrate]互联密度 低中等高极高表.各代封装技术简要介绍www.swsresearch.com证券研究报告4玻璃基板：同时解决AI/HPC的三大理论痛点◼AI算力芯片与先进封装快速发展，传统有机基板如ABF/BT逐步暴露出翘曲、热膨胀不匹配、高频损耗大、密度受限等瓶颈。AI芯片大面积化、Chiplet/3D封装、CPO光模块、超高速通信等多场景带动了对更高平整度、更优热力学、更高布线密度及信号完整性的基板材料的升级需求。◼玻璃基板同时命中了AI/HPC封装的三大核心矛盾：高频损耗、尺寸扩展、CTE匹配。电学上，玻璃的Dk约2.5-6，Df约0.0001-0.005，显著低于硅，也优于主流有机高速材料平台；力学上，玻璃的CTE可设计在3-9 ppm/°C，能够更靠近硅；尺寸上，玻璃的另一个巨大优势是矩形大面板。与硅的300mm圆晶圆相比，玻璃可以直接走510×515mm、620×750mm甚至600×600mm等级的面板生产路径。对于越来越大的AI封装，这种面板化经济性非常关键。资料来源：李圣斌等,《TGV技术发展现状与未来挑战》，申万宏源研究参数TSV基板有机基板TGV基板互连密度与规格尺寸(再布线层 RDL)极小高小最小线宽/线间距(L/S)0.4 mm/0.4 mm6 mm/6 mm2 mm/2 mm最小通孔直径/mm5(极小)32(中等)10(小)最小通孔节距/mm25(极小)>100(大)50(小)电性能介电常数 Dk (1 GHz,25 °C) ×10⁻⁴11.7~12.9(较高)4.2~4.9(低)3.3~5.1(低)介电损耗 Df (1