半导体设备行业点评：SK海力士以钼代钨，设备链如何传导？

证券研究报告行业研究 / 行业点评2026 年 06 月 15 日行业及产业机械设备SK 海力士以钼代钨，设备链如何传导？——半导体设备行业点评强于大市投资要点：事件：SK 海力士 375 层 NAND 完成验证，钼（Mo）字线导入为关键变量。根据 The Elec报道，SK 海力士已完成 375 层 3D NAND 生产验证，正推进技术向量产线转移，计划于 2026年底前实现量产。公司将通过改造清州 M15 现有 NAND 产线导入新产品（非新建产能）。关键变量在于钼材料首次导入字线结构。SK 海力士在 375 层产品中开始以钼部分替代传统钨（W）字线材料，以降低电阻、提升器件性能并适应 400 层以上超高堆叠结构需求。钼渗透率在高层数 NAND 中提升，本质是为延续 NAND 单位 Bit 成本下降曲线。1）300 层 NAND 主要在结构上升级，聚焦超高深宽比通道孔刻蚀、多次 Stack 堆叠、晶圆翘曲控制以及 Overlay 精度控制；375 层乃至 400 层以后，材料亟需升级，因钨字线会因为字线间距通道孔缩小面临 RC 延迟快速恶化、WF₆ 残氟导致介质损伤、漏电失效率提升以及填充缺陷放大的问题。2）选择钼字线的工艺理由：钨沉积需使用阻隔衬里层，钼不需要阻隔衬里层，可以直接沉积，从而减少成品包裹的厚度和尺寸。然而，钼的材料加工更为复杂，因为必须以气体形式输送，且前驱物在室温下为固体，需要加热器以确保流动稳定性。3）高层数 NAND 经济性取决于两个变量：①单位晶圆能够产出多少有效 bit，②这些 bit 能够以多高良率、多少成本被稳定制造。3D NAND 向 400 层演进，单位晶圆可产出存储 bit持续增加，但若工艺复杂度和缺陷率上升速度快于存储密度提升速度时，层数增加带来的容量收益将被良率损失和制造成本上升所抵消；钼凭借更低电阻率、无氟前驱体及无需阻隔层等优势，有望改善 RC 性能与器件可靠性，为字线和存储孔缩放提供工艺余量，从而延续高层数 NAND 的成本下降曲线。设备视角的受益节奏：钼导入本质是一次全流程工艺重构，设备链受益有望沿“沉积及前驱体输送→CMP 及清洗→刻蚀→量检测”路径传导，工艺难点由沉积向后处理环节延伸。其中，1)沉积：成熟的 WF₆ 钨工艺，Mo 沉积需重新建立高深宽比结构下的填充与缺陷控制工艺窗口，同时有望减少阻隔层使用，带动沉积设备及配套工艺升级；2）输送：Mo 前驱体通常采用低挥发性固态源，与传统 WF₆ 气态前驱体体系差异较大，需要新增气化装置、温控管路及精密供气系统，以保障前驱体稳定输送；3）CMP：Mo 材料的氧化及表面化学特性不同于传统金属体系，需重新开发 CMP 研磨液和研磨垫，以满足平坦化、去除速率及缺陷控制要求；4）清洗：Mo 导入后残留物及氧化物体系发生变化，高深宽比结构下金属残留和污染控制难度提升，有望推动相关湿法清洗设备及配套化学品验证导入；5）刻蚀环节则需重新建立适配钼材料的工艺窗口，且 3D NAND 层数持续提升下，刻蚀选择性、侧壁形貌控制及层间均匀性要求进一步提高，有望带动相关刻蚀设备升级需求；6）量检测：Mo 量产还需新增膜厚均匀性、填充缺陷、金属残留及电学可靠性等监控项目，有望带动薄膜量测、缺陷检测及电性测试等设备需求增长。投资建议：NAND 工艺迭代核心从单纯堆叠层数转向材料—设备—工艺协同创新，新材料导入将持续催生沉积、刻蚀、清洗等关键设备迭代升级，Mo 字线导入将推动沉积、刻蚀、清洗等关键环节工艺升级，相关设备及零部件厂商有望受益。建议关注 1）【沉积设备】拓荆科技（688072.SH）；2）【刻蚀设备】中微公司（688012.SH）、北方华创（002371.SZ）；3）【清洗设备】盛美上海（688082.SH）、芯源微（688037.SH）;4）【量检测设备】精测电子（300567.SZ）、天准科技（688003.SH）以及 5）【设备零部件】先锋精科（688605.SH）。风险提示：高层数 NAND 量产进度不及预期；Mo 材料导入不及预期；设备验证进展不及预期；存储行业景气度波动；技术路线变化风险。一年内行业指数与沪深 300 指数对比走势：资料来源：聚源数据，爱建证券研究所相关研究《PCB 设备行业点评：面板级封装与 mSAP产业化提速，设备率先受益》2026-06-08《PCB 设备行业点评：今日之 mSAP，十年前的 HDI》2026-06-01《半导体设备行业点评：先进制程与设备多腔化共振，看好零部件环节》2026-05-25《半导体设备行业点评：DRAM 扩产趋势明确，持续看好国产半导体设备》2026-05-18《先进封装设备行业点评：CoWoS 升级下，先进封装市场空间持续扩容》2026-05-12证券分析师王凯S0820524120002021-32229888-25522wangkai526@ajzq.com请仔细阅读在本报告尾部的重要法律声明2行业研究2026 年 06 月 15 日1. 钼字线：400 层 NAND 时代突破钨瓶颈的材料方案存储密度 = 层数 × 平面密度（XY 密度），高层数 NAND 降低单位 Bit 成本的核心在于同步提升层数与存储密度，因此存储厂商要降低单位 Bit 成本，需要做三件事：1）堆更多层，即 Z 方向增加层数；2）缩小两层字线之间的距离（WL Pitch, Z 方向缩放），这样同样高度下可以塞进更多层；3）缩小存储孔（MH Pitch，XY 方向缩放），这样同样面积下能放更多存储单元。图表 1：3D NAND 核心结构示意图资料来源：Lam Research，Semi Engineering，爱建证券研究所传统金属钨（W）制备字线方案在 400 层 NAND 时代中工艺短板持续放大。主要集中于：1）电阻与信号延迟压力抬升。字线和存储孔间距微缩，器件内部布线物理尺寸不断收窄，钨字线本体电阻走高，电路 RC 信号延迟恶化，直接拖累芯片读写运行速率；2）高深宽比填充良率下滑。400 层以上 NAND 存储孔深宽比大幅攀升，钨金属填充过程极易产生孔洞、间隙等内部填充缺陷，基础工艺成型稳定性下降；3）漏电与器件可靠性劣化。填充缺陷缝隙中会滞留六氟化钨（WF₆ ）制程前驱体解离后的氟残留原子，持续侵蚀周边介质层结构，诱发漏电故障，推高芯片失效率。图表 2：钨（W）字线在 3D NAND 继续 XYZ 缩放时遇到瓶颈资料来源：Kioxia, IEEE Takashi Fukushima et al., 2024 VLSI T6-1，爱建证券研究所请仔细阅读在本报告尾部的重要法律声明3行业研究2026 年 06 月 15 日3D NAND 技术迭代进程中，材料工艺价值权重持续提升，进入超高层数制程阶段后，其技术影响力往往高于单纯的堆叠结构改良。当前行业最直观的扩容方式仍是抬升垂直堆叠层数，各大厂商迭代进度分化较明显：三星 V10 达到 4xx 层、铠侠 BiCS9 为332 层、SK 海力士 G9 为 321 层、美光 G9 为 276 层、长江存储已稳定量产 232 层产品。但单纯依赖堆叠层数拔高的发展路径已浮现显著物理瓶颈，材料体系与配套工艺的优劣