走进“芯”时代系列深度之八十八“刻蚀设备”：制程微缩叠加3D趋势，刻蚀设备市场空间持续拓宽——半导体设备系列报告之刻蚀设备

证券研究报告本报告仅供华金证券客户中的专业投资者参考请仔细阅读在本报告尾部的重要法律声明制程微缩叠加3D趋势，刻蚀设备市场空间持续拓宽半导体行业深度报告领先大市-A（维持）华金证券电子团队一走进“芯”时代系列深度之八十八“刻蚀设备”分析师：孙远峰 S0910522120001分析师：王海维 S0910523020005联系人：吴家欢 S09101231100072024年9月24日——半导体设备系列报告之刻蚀设备 2请仔细阅读在本报告尾部的重要法律声明核心观点u受益制程微缩&3D趋势，刻蚀设备成为第一大半导体设备。随着线宽的持续减小和3D集成电路的发展，刻蚀设备已跃居集成电路采购额最大的设备类型。SEMI数据显示，全球刻蚀设备市场规模约210.44亿美元，占晶圆制造设备总市场规模的22%。由于刻蚀工艺复杂、技术壁垒高，全球刻蚀设备市场集中度高；华经产业研究院数据显示，2021年全球刻蚀设备CR3超90%。uCCP受益3D发展趋势，制程微缩推动ICP需求增长。干法刻蚀是目前主流的刻蚀技术，可分为电容性等离子体刻蚀（CCP）和电感性等离子体刻蚀（ICP）两大类。CCP适用刻蚀硬介电材料以及孔/槽结构，其需求主要来自3D NAND等3D结构发展的推动；ICP适用于刻蚀硬度低或较薄的材料以及挖掘浅槽，因此线宽持续减少是ICP需求主要推动力。中微公司和北方华创是国产刻蚀设备龙头，分别在CCP和ICP领域占据领先地位。u下游扩产趋势明确，器件结构多维度升级刺激需求。根据SEMI数据，中国大陆已连续四年成为全球最大半导体设备市场。Gartner预计，2018-2025年中国大陆新建晶圆厂项目为74座，位居全球第一。下游明确的扩产趋势，叠加半导体全产业链迫切的国产化需求，国产刻蚀设备迎来发展良机。器件结构多维度升级同步刺激需求。1）3D NAND/DRAM：高深宽比结构制造常采用CCP刻蚀设备。2）逻辑：GAA晶体管制造需要准确且高选择性的SiGe各向同性刻蚀；通过刻蚀设备采用多重曝光技术成为我国突破光刻极限关键手段。3）互连：HBM等多芯片堆叠结构以及背面供电架构均需构建TSV；深孔刻蚀是TSV的关键工艺，其中Bosch刻蚀是首选技术，通常选择ICP刻蚀设备。u建议关注标的：泛林集团、东京电子、应用材料三家全球半导体设备头部企业均实现了刻蚀、薄膜沉积等多产品线的布局，因此我们认为平台化建设走在前列的企业更具竞争优势。北方华创致力于打造半导体设备平台型企业，布局刻蚀/薄膜沉积/清洗/热处理四大应用领域，其中ICP突破12英寸各技术节点，CCP实现逻辑/存储/功率多关键制程覆盖。中微公司是国产刻蚀设备龙头，CCP设备和ICP设备应用覆盖度分别达到94%和95%，同时布局薄膜沉积等其他设备，平台化建设持续推进。u风险提示：宏观经济和行业波动风险，下游客户资本性支出波动较大及行业周期性特点带来的经营风险，下游客户扩产不及预期的风险，市场竞争加剧风险，研发投入不足导致技术被赶超或替代的风险，研发方向存在偏差的风险等。 3请仔细阅读在本报告尾部的重要法律声明010204030506受益制程微缩&3D趋势，刻蚀设备成为第一大半导体设备3D NAND：堆叠层数竞赛开启，高深宽比刻蚀/多堆栈堆叠技术齐发展DRAM：制程迭代刻蚀难度显著提高，3D DRAM成未来发展趋势逻辑：高选择SiGe刻蚀实现GAA生产，多重曝光技术突破光刻极限TSV：TSV助力先进封装，刺激ICP刻蚀设备需求建议关注标的07风险提示目录 4请仔细阅读在本报告尾部的重要法律声明010204030506受益制程微缩&3D趋势，刻蚀设备成为第一大半导体设备3D NAND：堆叠层数竞赛开启，高深宽比刻蚀/多堆栈堆叠技术齐发展DRAM：制程迭代刻蚀难度显著提高，3D DRAM成未来发展趋势逻辑：高选择SiGe刻蚀实现GAA生产，多重曝光技术突破光刻极限TSV：TSV助力先进封装，刺激ICP刻蚀设备需求建议关注标的07风险提示分目录Ø1.1 设备为IC制造第一大资本支出，全球芯片投资Capex预计2024年复苏Ø1.2 中国大陆连续四年成为全球最大半导体设备市场Ø1.3 制程微缩&3D趋势推升刻蚀设备用量Ø1.4 2018~2025年中国大陆新建晶圆厂项目预计为74座，占比位居全球第一Ø1.5 以中芯国际8寸/12寸产线为例，刻蚀设备数量占比约10%Ø1.6 全球刻蚀设备市场集中度高，泛林集团占比近半Ø1.7 干法刻蚀精度更高，已成为主流技术，占比超90%Ø1.8 介质刻蚀和硅刻蚀为主，金属刻蚀占比仅3%Ø1.9 原子层刻蚀技术ALE满足极高选择比和精度的要求Ø1.10 刻蚀主要工艺参数Ø1.11 干法刻蚀常见问题 5请仔细阅读在本报告尾部的重要法律声明010204030506受益制程微缩&3D趋势，刻蚀设备成为第一大半导体设备3D NAND：堆叠层数竞赛开启，高深宽比刻蚀/多堆栈堆叠技术齐发展DRAM：制程迭代刻蚀难度显著提高，3D DRAM成未来发展趋势逻辑：高选择SiGe刻蚀实现GAA生产，多重曝光技术突破光刻极限TSV：TSV助力先进封装，刺激ICP刻蚀设备需求建议关注标的07风险提示分目录Ø2.1 3D NAND简介Ø2.2 堆叠层数竞赛开启，2030年后有望突破1000层Ø2.3 3D NAND芯片结构Ø2.3.1 3D NAND芯片结构——PNC和PUCØ2.3.2 3D NAND芯片结构——晶栈®Xtacking®Ø2.4 3D NAND制作简要流程Ø2.5 从工艺角度看2D NAND和3D NAND的区别Ø2.6 存储阵列涉及的刻蚀工艺Ø2.7 CMOS结构涉及的刻蚀工艺Ø2.8 刻蚀设备数量配置分析Ø2.9 多堆栈堆叠Ø2.9.1 多堆栈堆叠有效解决层数增加的需求与高深宽比刻蚀工艺挑战间的矛盾Ø2.9.2 长存百层以上NAND采用双堆栈架构，SK海力士300层NAND将采用三堆栈架构Ø2.10 TEL低温刻蚀技术实现更高深宽比刻蚀，可应用400层以上NAND生产Ø2.11 1000层NAND：新材料/新器件结构降低刻蚀难度，同时刻蚀降低成本Ø2.12 长江存储历代产品信息 6请仔细阅读在本报告尾部的重要法律声明010204030506受益制程微缩&3D趋势，刻蚀设备成为第一大半导体设备3D NAND：堆叠层数竞赛开启，高深宽比刻蚀/多堆栈堆叠技术齐发展DRAM：制程迭代刻蚀难度显著提高，3D DRAM成未来发展趋势逻辑：高选择SiGe刻蚀实现GAA生产，多重曝光技术突破光刻极限TSV：TSV助力先进封装，刺激ICP刻蚀设备需求建议关注标的07风险提示分目录Ø3.1 DRAM主要刻蚀工艺Ø3.2 20nm以下DRAM刻蚀难度显著提高Ø3.3 电容孔刻蚀是DRAM良率的瓶颈之一，深宽比可超80Ø2.3.1 3D NAND芯片结构——PNC和PUCØ2.3.2 3D NAND芯片结构——晶栈®Xtacking®Ø3.4 深接触孔三大常见问题，高功率CCP刻蚀设备用于高深宽比刻蚀Ø3.5 3D DRAM成未来发展趋势，SK海力士五层堆叠3D DRAM良率过半Ø3.6 3D DRAM制作工艺流程 7请仔细阅读在本报告尾部的重要法律声明01